Anonim
Image

El sistema de colocación a nivel de dispositivo Helix de Ciranova y las celdas parametrizadas (PyCells) se han diseñado en el flujo de diseño de sistema en chip (SoC) de menos de 65 nm de CSR para usar en Bluetooth, Wi-Fi, GPS y otras señales de RF, analógicas y mixtas Desarrollo de IP y migración de procesos.

"Durante años, ha sido habitual que los diseñadores analógicos y de RF asuman que el esquema es la descripción 'maestra' y piensen en el diseño como un proceso posterior que es simplemente una instanciación del esquema", dijo James Collier, director técnico de CSR.

Según Collier, juzgar la calidad de un diseño por la forma en que el diseño de la publicación de rendimiento difiere del simulado usando solo el esquema.

norte

"Esta suposición siempre ha sido falsa y, a medida que las geometrías del proceso se reducen a 40 nm y por debajo, se vuelve cada vez más evidente y evidente: el diseño es el maestro, es lo que realmente hacemos", dijo Collier.

La expectativa es que la tecnología automatice la creación física y la manipulación de dispositivos y circuitos IC "personalizados" en presencia de reglas de diseño de procesos extremadamente complejas.