EDA e IP (Octubre 2020)

La herramienta Cambridge convierte la descripción de Verilog en C

La herramienta Cambridge convierte la descripción de Verilog en C

Tenison EDA dijo que su herramienta VTOC permitirá a los diseñadores hacer modelos C eficientes de su hardware, acelerando tanto la escritura del software como los procesos de verificación

Arithmatica lanza bibliotecas de IP de matemáticas para circuitos integrados

Arithmatica lanza bibliotecas de IP de matemáticas para circuitos integrados

Las bibliotecas de IP están destinadas a circuitos integrados intensivos en matemáticas, como chips gráficos y procesadores de alta gama.

La firma Oxford gana fondos para la tecnología SoC

La firma Oxford gana fondos para la tecnología SoC

La tecnología de sistema en chip espera facilitar la integración de hardware y software

La fe de ARM en su modelo de negocio de IP fue recompensada con un nuevo crecimiento

La fe de ARM en su modelo de negocio de IP fue recompensada con un nuevo crecimiento

Nuevas aplicaciones y nuevas tecnologías están impulsando el crecimiento, dice el director ejecutivo

Magma agrega optimización de energía

Magma agrega optimización de energía

La optimización y administración de energía se ha agregado al software de diseño de chips de Magma Design Automation.

El cambio en las reglas de China plantea preocupaciones por el robo de propiedad intelectual

El cambio en las reglas de China plantea preocupaciones por el robo de propiedad intelectual

Se espera que la amenaza del robo de propiedad intelectual de China empeore en los próximos siete meses, a medida que el país comience a levantar las restricciones a

MoSys atribuye la pérdida a la adquisición perdida

MoSys atribuye la pérdida a la adquisición perdida

La firma dice que Synopsys canceló la compra por culpa de la pérdida trimestral

Fister deja Intel para cadencia

Fister deja Intel para cadencia

Bingham nombrado presidente de la junta de cadencia

ARM presenta núcleos de procesamiento múltiple y DSP

ARM presenta núcleos de procesamiento múltiple y DSP

Frutos de colaboración con NEC y adquisición de Adelante

La herramienta EDA rastrea la potencia y el ruido en el paquete

La herramienta EDA rastrea la potencia y el ruido en el paquete

Empresa de nueva creación aborda problemas de administración de energía

Synopsys desenvuelve la plataforma de diseño Galaxy

Synopsys desenvuelve la plataforma de diseño Galaxy

Se prometen mejoras en toda la gama de herramientas de diseño de chips

Los ingresos de Synopsys aumentaron ligeramente

Los ingresos de Synopsys aumentaron ligeramente

La empresa EDA gestiona un crecimiento del 1% durante el trimestre del año pasado

La puesta en marcha de la EDA obtiene una financiación de $ 9 millones

La puesta en marcha de la EDA obtiene una financiación de $ 9 millones

Golden Gate se centra en EDA para chips de baja potencia

La herramienta de síntesis C interna se transmite públicamente

La herramienta de síntesis C interna se transmite públicamente

Mentor Graphics está lanzando al mercado un producto de síntesis C que anteriormente estaba disponible para clientes seleccionados. Catapult C toma C o C ++ estándar, sin

La puesta en marcha de EDA ayuda al cierre de diseño de 90 nm

La puesta en marcha de EDA ayuda al cierre de diseño de 90 nm

El enrutador optimiza cable por cable

DAC: mercado de IP crecerá 22%

DAC: mercado de IP crecerá 22%

Crecimiento a partir del creciente número de núcleos, la escasez de capacidad de ingeniería y la creciente importancia de los FPGA

DAC: EDA e IP obtienen espíritu

DAC: EDA e IP obtienen espíritu

El Consorcio Spirit publica el estándar de cómo se implementa la IP en las herramientas EDA

DAC: EDA necesita volverse cuántica

DAC: EDA necesita volverse cuántica

Pat Gelsinger de Intel dice que la progresión de la Ley de Moore cambiará fundamentalmente las herramientas necesarias para diseñar chips

DAC: Cadence empuja el paquete de chips múltiples

DAC: Cadence empuja el paquete de chips múltiples

Múltiples matrices en un paquete visto como una solución al aumento de los costos de Asic

DAC: Altera empuja HardCopy con Synopsys

DAC: Altera empuja HardCopy con Synopsys

La firma programable espera aumentar la demanda de versiones cableadas de sus FPGA